Chiplet、RISC-V、AI Co-Design三大技術趨勢
談未來科技，市場最容易被宏大敘事吸引：通用人工智能、量子計算、全自動機器人，聽來都令人振奮。然而，真正會在未來五年內大規模落地、並且改變產業結構的，往往不是最炫目的概念，而是那些已跨過實驗室門檻、正進入商業化加速期的技術。若把焦點放回半導體與運算產業，Chiplet、RISC-V與AI Co-Design，很可能就是最值得關注的三條主線。
首先是Chiplet。過去晶片設計講求把所有功能盡可能整合到單一大晶片，但當先進製程成本急升、良率挑戰加劇，傳統單晶片思維開始面臨經濟極限。Chiplet的核心價值，不只是「把晶片切小」，而是把不同功能模組化，讓CPU、GPU、I/O、記憶體控制等元件以更靈活方式組合。這種做法帶來兩個直接好處：一是降低研發與製造風險，二是加快產品迭代速度。對大型晶片公司而言，Chiplet讓高效能運算產品可以更快推向市場；對中型設計公司而言，它則降低了進入高階市場的門檻。未來五年，伺服器、AI加速器、車用晶片甚至高階邊緣裝置，都可能大量採用這種「積木式」設計。半導體競爭的焦點，也將從單點製程，轉向封裝、互連與系統整合能力。
第二個趨勢是RISC-V。它之所以備受關注，不單是因為技術架構簡潔，更因為它提供了產業少見的開放性。長期以來，處理器核心市場高度集中，企業若要發展自有晶片，往往受制於授權費、開發限制及地緣政治風險。RISC-V作為開放指令集架構，讓企業可以依自身需求裁剪設計，從物聯網、工控、穿戴裝置，到車載系統與AI邊緣運算，都有更高的自主空間。這不意味它會在短期內全面取代既有架構，但它極有可能在「特定應用、特定場景」中快速擴張。尤其當各國都在強調供應鏈安全與技術自主時，RISC-V的商業吸引力已不只是工程問題，而是產業策略問題。未來五年，它最可能的發展路徑不是全面顛覆，而是穩步滲透，先在嵌入式與專用晶片站穩，再向更高階應用推進。
至於AI Co-Design，則代表另一種更深層的轉變：未來的競爭，不再只是「晶片跑得多快」，而是硬體、模型、軟體能否同步設計、彼此匹配。過去硬體設計與軟體開發往往分屬不同節奏，先有通用硬體，再由軟體去適應；但AI時代的模型更新速度太快、算力需求太高，這種分工模式已難以支撐效率。於是，愈來愈多企業開始從模型需求反推硬體架構，甚至連編譯器、記憶體配置、資料流設計都一併優化。這就是AI Co-Design的關鍵：把系統視為整體，而不是零件的拼裝。其商業成熟度之所以迅速提升，原因在於生成式AI已把算力成本直接變成企業成本。誰能用更低功耗、更低延遲完成模型部署，誰就更有可能在雲端服務、智慧終端與企業AI市場中取得優勢。
值得注意的是，這三項趨勢並非各自孤立，反而會彼此強化。Chiplet提供更靈活的硬體整合方式，RISC-V提供更高的架構自主性，AI Co-Design則把應用需求直接拉進晶片設計流程。三者交會之處，正是下一波半導體創新的核心：更模組化、更開放、也更貼近真實場景。未來五年的贏家，不一定是擁有單一尖端技術的企業，而是能把這三種能力組合成商業方案的公司。
(芯片與算力系列之41)
風險及免責聲明：以上內容僅代表作者個人觀點，不代表富途任何立場，亦不構成任何投資建議，富途對此不作任何保證與承諾。更多信息
評論
發表評論