Chiplet、RISC-V、AI Co-Design三大技术趋势
谈未来科技，市场最容易被宏大叙事吸引：通用人工智能、量子计算、全自动机器人，听来都令人振奋。然而，真正会在未来五年内大规模落地、并且改变产业结构的，往往不是最炫目的概念，而是那些已跨过实验室门槛、正进入商业化加速期的技术。若把焦点放回半导体与运算产业，Chiplet、RISC-V与AI Co-Design，很可能就是最值得关注的三条主线。
首先是Chiplet。过去晶片设计讲求把所有功能尽可能整合到单一大晶片，但当先进制程成本急升、良率挑战加剧，传统单晶片思维开始面临经济极限。Chiplet的核心价值，不只是「把晶片切小」，而是把不同功能模组化，让CPU、GPU、I/O、记忆体控制等元件以更灵活方式组合。这种做法带来两个直接好处：一是降低研发与制造风险，二是加快产品迭代速度。对大型晶片公司而言，Chiplet让高效能运算产品可以更快推向市场；对中型设计公司而言，它则降低了进入高阶市场的门槛。未来五年，伺服器、AI加速器、车用晶片甚至高阶边缘装置，都可能大量采用这种「积木式」设计。半导体竞争的焦点，也将从单点制程，转向封装、互连与系统整合能力。
第二个趋势是RISC-V。它之所以备受关注，不单是因为技术架构简洁，更因为它提供了产业少见的开放性。长期以来，处理器核心市场高度集中，企业若要发展自有晶片，往往受制于授权费、开发限制及地缘政治风险。RISC-V作为开放指令集架构，让企业可以依自身需求裁剪设计，从物联网、工控、穿戴装置，到车载系统与AI边缘运算，都有更高的自主空间。这不意味它会在短期内全面取代既有架构，但它极有可能在「特定应用、特定场景」中快速扩张。尤其当各国都在强调供应链安全与技术自主时，RISC-V的商业吸引力已不只是工程问题，而是产业策略问题。未来五年，它最可能的发展路径不是全面颠覆，而是稳步渗透，先在嵌入式与专用晶片站稳，再向更高阶应用推进。
至于AI Co-Design，则代表另一种更深层的转变：未来的竞争，不再只是「晶片跑得多快」，而是硬体、模型、软体能否同步设计、彼此匹配。过去硬体设计与软体开发往往分属不同节奏，先有通用硬体，再由软体去适应；但AI时代的模型更新速度太快、算力需求太高，这种分工模式已难以支撑效率。于是，愈来愈多企业开始从模型需求反推硬体架构，甚至连编译器、记忆体配置、资料流设计都一并优化。这就是AI Co-Design的关键：把系统视为整体，而不是零件的拼装。其商业成熟度之所以迅速提升，原因在于生成式AI已把算力成本直接变成企业成本。谁能用更低功耗、更低延迟完成模型部署，谁就更有可能在云端服务、智慧终端与企业AI市场中取得优势。
值得注意的是，这三项趋势并非各自孤立，反而会彼此强化。Chiplet提供更灵活的硬体整合方式，RISC-V提供更高的架构自主性，AI Co-Design则把应用需求直接拉进晶片设计流程。三者交会之处，正是下一波半导体创新的核心：更模组化、更开放、也更贴近真实场景。未来五年的赢家，不一定是拥有单一尖端技术的企业，而是能把这三种能力组合成商业方案的公司。
(芯片与算力系列之41)
风险及免责提示：以上内容仅代表作者个人观点，不代表富途任何立场，亦不构成任何投资建议，富途对此不作任何保证与承诺。更多信息
评论
发表评论